早鸽—汇聚行业精英
  • 联系客服
  • 帮助中心
  • 投诉举报
  • 关注微信
400-006-1351
您的问题早鸽都有答案
3000+专业顾问
搜索
咨询

单片集成数模转换器制作方法

  • 专利名称
    单片集成数模转换器制作方法
  • 发明者
    索恩克·梅加尔德, 乌尔里奇·休斯
  • 公开日
    1988年2月3日
  • 申请日期
  • 优先权日
  • 申请人
    德国国际电话电报工业有限公司导出引文BiBTeX, EndNote, RefMan
  • 文档编号
  • 关键字
  • 权利要求
    1.单片集成数模转换器(=DKC)包括-一组输入,由一采样信号控制,以该采样频率(fs)的速度接收一多位数字输入信号(Ed)-一组电流源单元,与上述数字输入信号(Ed)的值相对应,通过位开关接到一求和装置,此求和装置的输出(Aa)就是上述DAC的输出,-一个时钟信号,其时钟频率(fc)为上述采样频率(fs)的倍数,并且在一个采样周期内,此时钟信号每次一个地依次转接所有存在的电流源单元,采用的此方式是在该采样周期内,使各电流源单元导通的时间都完全相等,其特征在于-上述输入信号(Ed)加到一个代码转换器(Cw)的输入端,由该代码转换器将输入信号转换为一种由基本二进制状态表示的特殊连续的数,其中基本二进制状态的总数与上述输入信号(Ed)的数值相等,-上述代码转换器(Cw)的输出端连接到循环移位寄存器网络(Sn)的输入端-每一次通过上述移位寄存器网络(Sn)相连接的级使得一个电流源单元位开关的控制电级导通2.如权利要求1所述的单片集成DAC其特征在于如下-上述循环移位寄存器网络(Sn)是反馈式移位寄存器,至少包括m个输入端,也至少包括m个输出端,其中m表示上述输入信号(Ed)的最大可能数值-上述反馈式移位寄存器(Sr)的移位级个数和时钟频率(fc)与采样频率(fs)的比值相等,采样频率是由分频器(D)对上述时钟信号进行频率划分后产生的3.如权利要求2所示的单片集成DAC其特征在于-上述时钟频率(fc)与采样频率(fs)的比值与2的某次幂2N相对应,-上述分频器(D)是由N个分频级构成的二进制分频器,-上述移位寄存器(Sn)包括2N个移位器级4.如权利要求所示的单片集成DAC其特征在于-对二进制N位输入信号(Ed),上述代码转换器(Cw′)包括一个二进制N位反向计数器(Ct),利用上述采样信号,将反向计数器设置为上述输入信号(Ed)的数值,通过逻辑电路,以时钟频率(fc)向上述移位寄存器(Sr′)的一个串行输入端(In)发送时钟脉冲,直至上述反向计数器的状态为0-由上述采样信号控制的串行发送到上述移位寄存器(Sr′)输入端(In′)的这一脉冲序列,随着上述时钟信号的到来,以并行方式读入实际的移位器部分5.如权利要求3所述的单片集成DAC,其特征在于-上述代码转换器由以时钟频率(fc)工作的比较器(Km)组成,该比较器具有一个N位减数输入端(B)和一个N位被减数输入端(A),二进制N位输入信号(Ed)送入被减数输入端(A),-分频器包括一个二进制N位计数器(Ct1)以时钟频率(fc)工作,其计数器读数发送到比较器(Km)的减数输入端(B),并且只要加到被减数输入端(A)的输入信号(Ed)的数值大于加到减数输入端(B)的计数器读数的数值,比较器的输出端(Ka)就以时钟频率(fc)向移位寄存器(Sr)的串形输入端(In)发送脉冲,-由上述选通输入端(Ld)的采样信号进行控制,将发送到上述串行输入端(In)的脉冲序列并行读入到上述移位寄存器(Sr)的实际的2N级移位部分,-上述计数器输出端(Ct1)的MSB线的逻辑电平同步地作为采样频率为fs=fc/2N的采样信号6.如权利要求1所述的单片集成DAC,其特征在于-上述循环移位寄存器网络(Sn)是一个反馈式第三移位寄存器(Sr3),由2N+1个移位级组成,其级数与输入端个数相同,也与输出端个数相同,-上述二进制输入信号(Ed)的位数为N+1,-上述反馈式第三移位寄存器(Sr3)中移位级的个数等于时钟频率(fc)与采样频率(f3)之比的2N+1倍-在采样信号的控制下,向上述反馈式第三移位寄存器(Sr3)写入的上述过程的以下述方式交替实现-在一个采样周期内,向上述第三移位寄存器(Sr3)的第一部分写入的内容是根据输入信号(Ed)的MSB(最高有效位)值确定的或全高(H)或全低(L)电平,而随着MSB点的消失,写入上述第三移位寄存器(Sr3)另一半的是输入信号(Ed)的温度计代码,-在另一个采样周期内,除非在输入信号(Ed)中出现MSB跳变,上述第三移位寄存器(Sr3)的第一部分和第二部分都在第一个采样周期内容基础上互相交换写入7.如权利要求6所述的单片集成DAC,其特征在于向上述第三移位寄存器(Sr3)的两半部分交替写入是通过纵横式开关实现的8.如权利要求7和权利要求5的所述单片集成DAC,其特征在于-在上述纵横式开关(Ks)的第一个输入端(E1)连接的是输入信号(Ed)的MSB信号,而在其第二个输入端(E2)连接的是上述比较器(Km)的输出信号,随着MSB点的消失,(N+1)位输入信号(Ed)的N位就是送入上述比较器(Km)的被减数输入端(A),-上述纵横式开关(Ks)的第一个输出端连接到一个第一移位寄存器(Sr1)的串行输入端(In),而该第一移位寄存器(Sr1)的2N个输出则连接到上述第三移位寄存器(Sr3)的第一半部分的2N个输入端,-上述纵横式开关(Ks)的第二个输出端连接到一个第二移位寄存器(Sr2)的串行输入端(In),而该第二移位寄存器(Sr2)的2N个输出则连接到上述第三移位寄存器(Sr3)的第二半部分的2N个输入端,-上述第三移位寄存器(Sr2)并行读入上述第一和上述第二移位寄存器(Sr1、Sr2)内容,是由上述第三级移位寄存器(Sr3)选通输入端(Ld)上的采样信号进行控制的
  • 专利详情
  • 全文pdf
  • 权力要求
  • 说明书
  • 法律状态
专利名称:单片集成数模转换器的制作方法对于单片集成固态电路的大规模生产来说,要对有电流源的高精度分流器进行单片集成的困难在于制造电流源时存在误差,众所周知,这种电流源的实现形式是所谓电流型的双极型晶体管集电极一发射极区,其基极处于公共电位。对于带有双极型晶体管14位二进制数单片集成数模转换器(以下简称为“DAC”)的制造来说,通过采用集成分流器的方法克服这类困难,在1983年6月16日出版的“电子学”杂志第130至134页,以及1980年8月出版的“电子组件及其应用”第二卷第4期第235至241页所描述的类型的片子,其中主要是借助于移位寄存器,将多个电流源的电流周期地,循环地接入三条电流通路,在这三条电流通路中,第一条和第二条通路接收的电流是第三条通路所接收电流的一半,通过将多个这样的分流器串联起来,就可以得到高精度的单片集成DAC。同样,本发明也采用动态“元件匹配”的原理,但不是采用上述传统DAC中的分流器。由于那种转换器采用了串联分流器,因此每个分流器就需要一个以外部接入电容的RC滤波电路。本发明的一个目的是提供不需要任何RC滤波电路的单片集成DAC,尤其是这种单片集成DAC可以采用金属一氧化物一半导体的工艺制造却不用(MOS电路所需的)高于5V的电源电压。当采用MOS工艺对常规结构进行加工时,由于分流器是串联,因此需要高于25V的电源电压。本发明所涉及的单片集成DAC,它具有多个在采样信号控制之下的输入信号,它取代了以此采样频率的时钟速率输入的多位数字信号,借助于位开关,这一数字输入信号本身加到一相加点,多个电源单元与其值相应。在这个过程中,电流源单元在一个采样周期内,以相当于采样频率某一倍数的时钟信号频率每次一个地轮流接通,以这种方式,就可以在此采样周期内,以完全相同的时间接通所有存在的电流源单元。本发明根据如下思想着手进行有多个尽可能相同的电流源,借助于以时钟频率fc进行动作的每次一个地轮流使得导通。以这种方法就平均而言,这些电流源的误差就互相抵消了。代码可以任选多位输入信号,大部分是的进位代码,借助于适当的代码转换器,他们可转换为同样适当的二进制输出代码,利用这一输出代码,通过位开关,就使那些与输入信号数值相应的电流源导通,典型地一个这样的代码可以是温度计代码。在一般的代码情况下,使位开关接通的基本二进制状态数与相应的温度计代码中基本二进制状态数相等,但是,在代码字中,它们的配置是任意的,可以与温度计代码截然不同。下面,参考附图图1至图5,对未发明进行详细说明,其中图1所示为根据本发明的数模转换器(DAC)的一个实施例的基本线路图;图2所示为周期电流开关的一个最佳实施方案图3+图4所示为代码转换器的框图,此代码转换器用于将二进制输入信号转换为温度计代码;图5所示为用于N+1位二进制数DAC的框图。根据图1所示实施例的基本线路图,输入信号Ed加到代码转换器Cw的输入端,代码转换器Cw以选通输入Ld端上的采样频率fs进行动作,将输入信号Ed转换为所谓温度计代码的一个信号。相应的,在代码转换器Cw的输出端,形成以并行形式出现的二进制状态序列,其数量与输入信号Ed的数值相等,在这个过程中,如果与输入代码无关的输入信号Ed的最大可用数值是“m”,则“m”也是代码转换器Cw的并行输出线的数量,并且“m”还是电流源部分Qn的可控制电流源单元的最大数目。通过循环移位寄存器网络Sn,将温度计代码送到电流源部分Qn的电流源单元,从而使电流源位开关的控制电极循环地导通,将电流源各单元的电流相加之后,就在电流源部分Qn的输出Aa处得到模拟信号。根据时钟信号,分频器D的采样频率fs发出采样信号,根据此采样信号,循环移位寄存器Sn的m个输入导通。分频器的个数还要以后来准确确定,但要根据“m”来确定。
根据已知的先有技术,园形移位器(barrel shifter)-cf.EP-AO 170493-可以用作循环移位寄存器网络Sn。
在园形移位器中,通过电子开关元件,多个输入端与数目相等的多个输出端连接,并且周期地进行转接,在此过程中,多个内部切换连接以每次仅改变相应的一个位置的方式,被同方向地并行地改变,然后,在园形移位器一边多余出的输出端就连接到园形移位器另一边空余的输入端,由此实现循环切换,单个移位位置的输入主要是以二进制编码的方式实现的。因此,可能最好是具有编码输出信号的计数器而不是由分频器来实现控制。若没有循环移位的寄存器网络,在纯静态控制的情况下,循环切换m个电流源单元的优点就会失去,使得DAC的线性度就只能由m个电流源单元的相对等同性确定,就和使用传统类型DAC的情况一样。
然而,在毫无补偿措施单片集成的情况下,必须认真对待单个电流源单元1%的典型误差,如果不使用任何额外的花销,就不能满足。例如0.01%的线性度要求原理上通过的高于采样频率fs的时钟频率fc对电流源单元进行循环切换,有可能将线性度的误差降为0。
与此有关的还有,当时钟频率fo与采样频率fs之间的关系是两者或者相同,或者为移位寄存器网络Sn步数的整数倍,并且从而是能够相继导通的电流源单元个数的整数倍时,对误差的补偿就具有特殊的意义。在这种情况下,在采样频率时间间隔内,所有的电流源单元的动作次数正好相同,并且由于电流源单元的误差而引起的线性度误差,就能够在一个采样周期内完全消除。在这种特殊情况下,循环移位寄存器网络Sn可以通过采用反馈型移位寄存器Sr予以实现。附图2对此进行图解,该图对应于采用N位二进制数做为输入信号Ed。
如图2所示的反馈型移位寄存器Sn由m=2N-1个分立移位寄存器级组成,这些分立移位寄存器级包括m=2N-1个并行的输入端和同样个数的并行的输出端,后者必须连接到电流源部分相应的位开关端,在一个完整的周期之后,即经过m=2N-1个移位时钟信号,在选通输入端Ld出现采样信号时,就将新的温度计代码字写入反馈移位寄存器Sr。这里,以采样频率fs发出的采样信号就是分频器D的输出信号,而分频器D的输入信号是时钟信号且其分频数为2N-1。最后一级移位寄存器的输出O连接到第一级移位寄存器的输入端I,由此形成移位寄存器Sn的反馈。
在时钟频率fc与采样频率fs的频率响应比增加为完整的二幂,例如fc/fs=2的情况下,分频器D可以通过采用简单类型的二进数计数器予以实现,这是这种方法具有的特殊的优越性,参看附图3,可以看到在给出的实例中,一个N位分频器是由N个二进制计数级构成的,此外反馈移位寄存器Sr′共包括2N级。但仅有2N-1个位开关输出。相应地,有一个移位寄存器级,仅用于时钟匹配目的而不用于控制某个位开关。与附图2类似,为了指明移位寄存器Sr′的反馈机制,可以看到移位寄存器最后一级的输出O接到移位寄存器第一级的输入I。
对于反馈移位寄存器Sr来说,因为只要使电流处于导通的二进制状态的个数与输入的数值相同,二进制状态序列的次序就可以是任意的,所以根据二进制N位输入信号Ed产生合适的代码是比较简单的。例如,对每个输入点,分派相同数目的输出点,这些输出点的个数分别与各自的输入点的位权相等,完全取决于某特定输入点的二进制状态,并且共同表示该输入点为某一或另一二进制状态。例如,可以通过每个输入点一个的非倒相阻抗变换器予以实现,各输入点的输出分别是2K条分支,其中O≤K≤N,根据各输入点在二进制输入信号Ed中的位权2K来确定。
附图3为代码转换器Cw′的框图,此代码转换器的功能是在不需要采用任何昂贵的逻辑网络的情况下,将用作输入信号Ed的N位二进制数转换为温度计代码。此代码转换器Cw′包括可预置的反向计数器Ct,此反向计数器Ct利用在选通输入端Ld输入的采样脉冲信号,接收输入信号Ed进入计数器读数(状态)。此外,代码转换器还包括“与”门ug以及“或”门og。在两个门的正逻辑工作期间,例如当全部输入加的都是正(逻辑)(H)电平时,“与”门ug的输出端就出现两个电平H、L中的正电平H(=高电平)。
在反向计数器Ct的时钟输入端CK出现的计数脉冲是时钟信号的脉冲,此时钟信号通过“与”门ug的控制而引入,使反向计数器Ct以时钟频率fc进行反向计数,直至计数器读数(状态)为0。此0状态由“或”门og识别,由于在这一特殊情况下,“或”门og的连接到N个计数器读数输出端的所有N个输入端,分别地都是逻辑低(L)电平,所以“或”门og的输出信号就从原来的高(H)电平变化为新的低(L)电平,从而阻塞了要进入“与”门ug的时钟信号。
此外,“与”门ug的输出同时也是代码转换器Cw′的输出Ac,它连接到反馈移位寄存器Sr′的串行输入端In。在一个采样周期内,来自代码转换器输出Ac的脉冲序列保存或存储在反馈移位寄存器Sr′中,与输入信号Ed的温度计代码相对应。
例如,在N=4的情况下,就有二进制读数1111,因此这么多个脉冲通过串行输入端In送入移位寄存器Sr′,直至控制位开关的全部15个存储单元或存储器都为高(H)电平,然后这一输入过程结束。作为来自选通输入端Ld上到达的下一个采样信号脉冲的响应,要向读数器Ct重新装入输入信号Ed。同时,来自反馈移位寄存器Sr′串暂输入部分的数据内容被接收进入实际的移位寄存器部分。此接收过程同样是由加到移位寄存器Sr′选通输入端Ld的采样信号fs予以控制的。
附图4所示为用于产生温度计代码的一种不同类型的代码转换器的框图。这种代码转换器与附图3所示代码转换器Cw′不同,其不同之处在于图4所示的代码转换器用数字比较器Km取代图3中的二进制N位反向计数器Ct。数字比较器由一个N位减数输入B以及一个N位被减数输入A构成,二进制N位输入信号Ed送到A。为取代图3所示的N位二进制分频器D。图4采用了N位二进制计数器Ct1,其N个计数器读数输出端连接到与数字比较器Km减数输入B相对应的N个端点。因此,比较器Km代替了图3所示的二进制N位反向计数器Ct,只要加到减数输入端A的数字值超过或大于加到被减数输入端B的数字值,比较器Km就通过其输出端Ka以时钟频率fc,使串行数据脉冲进入2N级移位寄存器Sr。此时,以采样频率fs发出的采样信号就是二进制N位计数器Ct1的MSB(=最高有效位)信号。
最后,附图5显示了一个包括图4所示的电路结构在内的DAC的进一步的实施例。图5中的DAC对应用于一个二进制(N+1)位输入信号,采用图4所示的代码转换器,纵横式开关Ks,第一和第二2N级移位寄存器Sr1和Sr2,以及自身反馈的第三2N级移位寄存器Sr3,在其输出端Aa提供了一个数模转换信号,其分辨率是采用图3或图4所示类型代码转换器的DAC的输出信号分辨率的2倍(6分贝(db))。
分辨率的增益导致信噪比的改善,是由于二进制输入信号Ed的位的个数与图3或图4所示的Ed相比增加了一位而实现的。就这一点来说,它本身是没有什么意义的很平常的知识,但是由于如下事实;时钟频率与采样频率的比fc/fs=m的因子作为一个整数比例(比例控制)因子,至少等于输入信号Ed可能取得的最大的数字值m,并且在采样频率fs固定的情况下,能够增加时钟频率以提高分辨率,使得这一点变得有意义了。但是,从电路技术的观点来看,就时钟频率而言,还存在某些限制。
根据图5所示的实施例,允许扩展到二进制(N+1)位输入信号,尽管在根据图3或图4的N位情况下,实际上已达到最大可允许的时钟频率fc。为了实现这一点,对于写入过程来说,反馈移位寄存器分为两个相同的部分,而这两个部分是同步读入的。根据输入信号Ed相应的MSB位置,在第一部分写入的都是高(H)或低(L)电平,而根据图4,第二部分读入的温度计代码形式的特殊的二进制数,在MSB点已经从二进制输入信号Ed中消失之后仍然保留。
在一个采样周期期间,反馈移位寄存器仅执行一半循环,这意味着两个部分的内容已经进行了互相交换。因此,在下一次或新的写入过程期间,如众所周知的那样,写入过程是与采样频率fs相结合的,与相应的MSB位置相对应的高(H)或低(L)电平中行写入第二部分。然后随着MSB点的消除,输入信号Ed的温度计代码写入第一部分。在输入信号Ed为常数的情况下,在一个完整的循环或两个采样周期之后,就实现了对电流源部分Qnl中电流源单元误差的完全补偿。在输入信号Ed改变或变化的情况下,补偿不再是完全或完整的,但是结果噪声信号大大高于或远远低于输入信号的频率,能够很容易被滤掉。
在移位寄存器分成两个部分的情况下,写入过程借助纵横式开关进行控制,纵横式开关的开关位置进行改变或转接以响应每一个采样脉冲,图5中显示了关于纵横式开关的一个简单例子,所示的纵横式开关Ks每次只转接两个信号通路,这两个信号通路用于将串联形式的脉冲写入第一或第二2N级移位寄存器Sr1和Sr2,Sr1和Sr2的功能是做为缓冲存储器或临时存储器。然后,信号从Sr1和Sr2并行地送入第三反馈式2N+1级移位寄存器Sr3的两个部分。将信号接收进这一部分是由选通输入端Ld上的采样信号fs实现的。这样的分部分读入的过程,使得第三移位寄存器Sr3有2N+1个输入以及同样个数的位开关输出m′,尽管由于输入信号Ed的最大可能数为m=2N+1-1,使得在电流源部分Qnl中,仅仅有最大个数为2N+1-1个电流源单元同步接通或关断。
由于采用纵横式开关,输入信号Ed中的MSB跳定就很容易引起对第三移位寄存器或多或少地片面占用。这一错误通过采用如图5所示“异”门G予以避免。因为增加门G之后,纵横式开关Ks的各个位置不仅取决于被分频的采样信号fs,也取决于输入信号Ed的MSB位置。因此,在信号接近于MSB值的情况下,第三移位寄存器Sr3的两个部分在电流源循环中就更为一致,从而也更为有利。
如图5所示的纵横式开关Ks功能实现的工作过程可进一步说明如下当输入信号Ed的MSB信号加到纵横式开关Ks的第一输入端E时,根据图4所示结构,只要在被减数输入端A的去掉了MSB的输入信号Ed大于减数输入端B的输入信号,在第二个输入端E2就接收脉冲。输入端B的N位信号由N位计数器Ct1根据以时钟频率fc的时钟信号形成,而用其MSB做为采样频率fs的采样信号,并通过第一个分频器D2,得到纵横式开关Ks的开关周期。分频器D2用于对MSB时钟进行分频,其分频数为2。
分频器、计数器、移位寄存器以及比较器的结构和设计可以众所周知的技术方式完成。当在设计中采用绝缘栅场效应管时,因为避免了按照已有技术状况的级联连接,使得可以使用仅仅为5至6V的电源电压,就可以获得根据本发明的数模转换器(DAC)的特殊优越性,另一个优越性在于根据先有技术,为了构成级联电路部分所需要的滤液电容可以省略。
作为例子,本发明可用作高分辨率类型的音频D/A转换器的局部电路,这将使得可以达到相当于16位二进制数(16位)的分辨率。


在所给出的单片集成数模转换器中,利用了循环电流源控制(动态元件匹配)的众所周知的原理,在将数字输入信号转换为包含对应输入信号数值(所谓温度计代码)的基本二进制状态序列的代码之后,在有选择的意义上,对尺寸尽可能相同的电流源(Qn)的位开关进行循环控制,由此就有可能在单片集成数模转换器的制造中,抵消掉电流源加工的误差和处理的差异。



查看更多专利详情

下载专利文献

下载专利