专利名称：雷击专用数字存储示波器的制作方法数字存储示波器DSO(digital storage oscilloscope)由于具有模拟示波器不可比拟的优势，近些年来发展十分迅速。数字存储示波器是电子信号测量的常用仪器之一，它在各行各业如机械、电子、军事以及科研教学等领域都有着广泛的应用。现有通用数字存储示波器造价昂贵，设计复杂，多用于高速采集和分析有规律的周期波形，在技术实现上常采用大规模现场可编程门阵列逻辑器件FPGA、FIF0先入先出存储器、DMA控制器、高速模数A/ D转换器(简称ADC)、数字信号微处理器DSP以及其他高速控制接口芯片等。虚拟数字存储示波器一般是基于PC机(个人电脑)的，很好的利用了 PC机的高速控制和方便的分析显示等功能，但是其前端的数据采集卡仍然技术复杂，成本不菲。由于雷击电流波形自身的特殊性，以及出于成本和功能针对性的考虑，前述两种数字存储示波器均不能很好地满足雷击要求，必须设计专用的数字存储示波器。雷电是一种能引起严重灾害的自然现象。随着人类经济社会的发展，因雷电而引发的灾害也越来越多。人类对雷电灾害的监测记录已经有很长时间。我国在气象部门设立的几千个气象台站都有近几十年来的雷电观测记录，但是这些记录大都缺少定量化。目前， 国家已经认识到建设大范围雷电监测网的必要性，气象部门将这一系统的建设纳入发展计划。雷电监测网的建立将发挥重要作用，而雷击电流波形的检测研究是其中最为重要的环节，可以提供丰富的雷击参数，为定量分析提供可靠依据。由Rogowski线圈(络氏线圈)感应的雷击电流波形一般持续约10 500us (微秒)，波头约IOOus以内，波头前沿上升时间约1 5us，而且经常伴有振荡。雷击源区附近波形主频谱约5 7KHz (千赫兹)，较远区域约10 500KHz。根据香农采样定理，最大可用采样带宽相当于采样频率的一半，因此示波器的采样频率必须大于IMHz (兆赫兹)。
则循环(其中0表示低电平，1表示高电平，下同)，产生控制信号Kl Κ16 ；控制信号Kl Κ16依次通过时序分配控制单片机的控制信号输出端对应地发送至采样保持电路中的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，并分别对应地发送至ADC 单片机电路中各个ADC单片机的时序分配信号输入端；时序分配电路中，有源晶体振荡器的振荡输出端向时序分配控制单片机的振荡器接入端发送晶振信号；时钟芯片晶体振荡器的两个输出端分别向时钟芯片的第二输入端、 第三输入端发送晶振信号；系统时钟由时钟芯片提供，主控单片机包括有与时钟芯片的外部读写同步时钟输入端连接的接线端、与时钟芯片的时钟数据输入输出端连接的接线端、与时钟芯片的片选输入端连接的接线端，其中主控单片机的与时钟芯片的外部读写同步时钟输入端连接的接线端为时钟芯片提供读写数据或命令的同步控制信号，与时钟芯片的时钟数据输入输出端连接的接线端为时钟芯片提供读写数据或命令的输入输出数据通道，与时钟芯片的片选输入端连接的接线端为时钟芯片提供选通控制信号；(4)采样保持电路中，各高速模拟开关的第一输入端、第二输入端、第三输入端、 第四输入端接收步骤O)的信号调理及触发信号产生电路输入的采样正值信号、采样负值信号，并根据步骤(3)中时序分配电路输入的控制信号的值，对应地产生正值信号、负值信号，并将正值信号、负值信号分别输入到ADC单片机的采样信号转换输入端，得到波形数据；具体如下采样保持电路中，第二组高速模拟开关中各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收信号调理及触发信号产生电路输入的采样正值信号，第一组高速模拟开关中各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收信号调理及触发信号产生电路输入的采样负值信号；第一组高速模拟开关中各高速模拟开关等在控制信号的值为1时连通，控制信号的值为0时断开，根据信号调理及触发信号产生电路输入的采样负值信号对应地产生负值信号，负值信号分别输入到ADC单片机等的采样信号转换输入端进行A/D转换，得到波形的负值部分；同理，第二组高速模拟开关中各高速模拟开关等在其控制信号的值为1时连通，控制信号的值为0时断开，根据信号调理及触发信号产生电路输入的采样正值信号对应地产生正值信号，正值信号分别输入到ADC单片机等的采样信号转换输入端进行A/D转换，得到波形的正值部分；控制信号的值为1时对应的100P(皮法)采样保持电容(其中，采样保持电容等共16个用于负值信号采样保持， 采样保持电容等共16个用于正值信号采样保持)跟随波形电压值变化，控制信号的值为0 时100P采样保持电容上的电压稳定，控制信号的值从1到0的跳变(简称下降沿)同时触发对应的ADC单片机立即开始进行A/D转换。ADC单片机电路中，ADC单片机负责转换负值信号即波形的负值部分、正值信号即波形的正值部分，其中，有源晶体振荡器向ADC单片机的有源晶体振荡器接入端发送晶振信号；有源晶体振荡器的驱动能力很强，为确保安全可靠，每个有源晶体振荡器驱动四个 ADC单片机；所有ADC单片机在控制信号的值的下降沿开始A/D转换，时序分配控制单片机能够保证同一个控制信号的值的两次相邻下降沿之间的时间足够长，满足对应受控制的 ADC单片机完成A/D转换以及其他程序处理功能时间要求；两组各16个ADC单片机一一对应在时间上完全“同步”，在同一组内的16个ADC单片机之间因受到控制信号的控制，开始进行A/D转换的时间是有规律的错开固定的相位，即“异步”，便于将波形的负值部分与波形的正值部分合成为完整的波形；波形正值段其负值采样必为0，波形负值段其正值采样必为0 ；(5)主控单片机电路中，主控单片机接收步骤O)中信号调理及触发信号产生电路发送过来的负触发信号、正触发信号，并参考步骤(3)中时序分配电路产生控制信号的规则，产生主控单片机控制信号，并由主控单片机发送至各ADC单片机的主控单片机控制信号输入端，各ADC单片机分别根据主控单片机控制信号更新其采样转换结束时间标志信号，并将其采样转换结束时间标志信号分别发送至第一驱动器、第二驱动器；第一驱动器、 第二驱动器分别将采样转换结束时间标志信号对应地转化为顺序判断序列信号；主控单片机向第一驱动器、第二驱动器发送驱动器控制信号，以便读入顺序判断序列信号；具体为ADC单片机一直在控制信号的控制下不断地进行着A/D转换，主控单片机控制信号是主控单片机发出的全局“同步”命令，平时主控单片机控制信号的值为1，ADC单片机的 A/D转换结果不保存，一旦负触发信号或正触发信号有效(下降沿有效)，则主控单片机控制信号的值为0，ADC单片机开始保存A/D转换结果，直到主控单片机控制信号的值为1后才停止保存；受控制信号控制的负责波形负值部分采样的ADC单片机会输出采样转换结束时间标志信号，主控单片机控制信号的值为1时采样转换结束时间标志信号的值为1，主控单片机控制信号的值为0且ADC单片机完成A/D转换后ADC单片机会输出采样转换结束时间标志信号的值为0，由于控制信号的值是有循环规则的，因此采样转换结束时间标志信号的值为0状态的出现也是有先后顺序规则的，这些采样转换结束时间标志信号的状态用于判断其值为0后首次完成A/D转换并保存结果的ADC单片机的编号，以便读取波形数据及进行波形合成。每个ADC单片机都有唯一的地址编号，他们都通过串行口与主控单片机通信；主控单片机发送命令，所有ADC单片机都接收，但是ADC单片机会根据命令中的地址格式作出不同的反应；任何时刻，ADC单片机只有一个允许发送，以免引起总线冲突(6)主控单片机根据顺序判断序列信号，从ADC单片机中读取波形数据，并将波形数据合成为完整的波形信号；主控单片机将波形信号发送至存储芯片中进行保存，并发送至计算机通信串行口，进而与计算机通信；同时，主控单片机向显示器接口单元发送复位控制信号、地址选择控制信号、选通控制信号、读控制信号、写控制信号，将测量得到的波形信号显示出来，完成外部雷击电流信号的测量与显示。本实用新型在信号调理及触发信号产生电路中，将波形正值部分与负值部分相分离，以便分别进行A/D转换，最后在波形数据存储和显示时将二者合成为完整的波形，利用波形的正值部分与负值部分分别产生触发信号，以便识别触发属性，采集一个波形只触发一次，可以设置正触发，负触发或混合触发模式。本实用新型的采样保持电路采用时间交叉并行同步采样技术，能成倍提高现有 ADC的采样速率，利用多个并行的ADC单片机共同对同一个模拟输入信号进行A/D转换，各 ADC单片机的采样时钟依次错开一个固定的相位(360° /N)，使各ADC单片机以一个固定的时间间隔依次对输入信号循环进行A/D转换，最终输出的波形数据流是由每一个ADC单片机输出的数据按照相同的顺序交叉产生的，这就等效于将ADC的采样速率提高了 N倍。本实用新型利用带低速ADC的单片机实现信号波形的采集(其ADC的采样速率约 300KHZ)，正值部分与负值部分各使用16个。ADC单片机执行程序，保存ADC数据，识别控制信号和输出状态等需要时间，因此全部ADC的总体等效采样速率不是提高理论上的16倍， 而是实际上的10倍，即3MHz。由于对各ADC单片机的相位要求十分严格，采用观脚的单片机STC12C5202输出16路控制信号实现“时间交叉”，并对称控制正值部分与负值部分各 16个ADC单片机，使他们在时间上一一对应“同步”，以便实现波形合成。采用液晶显示器 (LCD)实现波形及其参数的显示，并可以与计算机通信，满足性能与成本要求，性价比很高。本实用新型利用低速器件实现高速波形采集，比如用自带采样保持电路的采样速率为IOOMHz的ADC，与之速度匹配的DMA控制器和RAM，来替代本设计的模拟开关，采样保持电容和ADC单片机，用FPGA或DSP (速度满足时序切换间隔IOns即可)替代时序分配单片机，用DSP (工作频率大于IOMHz即可，视采集波形和显示的刷新频率而定)替代主控单片机或继续使用单片机，只要前端的信号调理部分能够达到IGHz以上的反应速度，则整个系统可以轻松达到IGHz的等效采样速率；如果前端的信号调理部分能够达到3GHz以上的反应速度，只需做简单改进，整个系统可以达到3GHz甚至更高的等效采样速率。因此为解决采样速率这一 DSO的关键技术瓶颈提供了可能的方案。低速器件不仅有成本优势，而且线路板布局设计要简单得多，有利于降低辐射，提高系统工作的稳定性和可靠性。与现有技术相比，本实用新型具有如下优点和有益效果1、本实用新型的数字存储示波器的采样频率为3MHz，全部使用常规廉价的器件， 成本极低、性能强大，完全满足雷击电流波形采集的特殊要求。同时对实现数字存储示波器的关键技术进行了探讨。2、本实用新型利用高速运放实现前级隔离，信号正、负值部分分离并相互独立采集，利用普通比较器识别触发信号属性，使用普通ADC单片机完成A/D转换，由普通单片机进行时序分配控制，实现“时间交叉并行同步采样”，完全替代了现有技术中FPGA、FIFO、 DMA、高速ADC、DSP等高端器件，降低了成本，提高了采样速率。3、本实用新型电路设计结构简单对称，易实现模块化，程序简洁而且控制方便，只需做简单改进，即可使采样速率达IOMHz以上，即达到ADC单片机自身采样速率的30倍以上，而成本增加很少。图1是本实用新型电路的总体框图。图2是图1所示信号调理及触发信号产生电路的结构示意图。图3是图1所示采样保持电路的结构示意图。图4是图1所示ADC单片机电路的结构示意图。图5是图1所示时序分配电路的结构示意图。图6是图1所示主控单片机电路的结构示意图。图7是图1所示计算机通信串行口、电源电路的结构示意图。下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型的实施方式不限于此。实施例图1 图7示出了本实施例的具体结构示意图，如图1所示，本雷击专用数字存储示波器，包括信号调理及触发信号产生电路、时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路、电源电路、显示器接口单元JlO和计算机通信串行口 MXl等，所述信号调理及触发信号产生电路、采样保持电路、ADC单片机电路依次连接，时序分配电路分别连接采样保持电路、ADC单片机电路；所述信号调理及触发信号产生电路、ADC单片机电路、电源电路均分别与主控单片机电路连接；计算机通信串行口 MXl连接主控单片机电路，并外接计算机；所述信号调理及触发信号产生电路连接外部雷击电流信号输入插座Jl的信号端即接线端2，以使信号调理及触发信号产生电路接收外部雷击电流信号SS1，外部雷击电流信号输入插座Jl的接线端1接地；所述电源电路包括第一输出端、第二输出端以及第三输出端，其第一输出端、第二输出端、第三输出端均连接信号调理及触发信号产生电路，所述第三输出端分别连接时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路等； 所述显示器接口单元JlO连接主控单片机电路，并外接显示器。如图2所示，所述信号调理及触发信号产生电路包括阻抗变换电路、隔离缓冲电路、半波整流电路和主控单片机中断控制电路，所述阻抗变换电路包括第一运算放大器Ul， 第一运算放大器Ul包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端lout、第二同相输入端2+、第二反相输入端2-和第二输出端 2out，其中，第二同相输入端2+、第二反相输入端2-和第二输出端2out三个端点悬空不需使用，其电源正极接入端Vcc、电源负极接入端GND分别连接电源电路的第一输出端(+9V电源输出)、第二输出端(-9V电源输出)；第一同相输入端1+连接外部雷击电流信号输入插座Jl的信号端即接线端2，外部雷击电流信号输入插座Jl的接线端1接地；第一反相输入端1-连接第一输出端lout，第一输出端lout连接半波整流电路；所述半波整流电路分别连接电源电路的第一输出端、第二输出端；半波整流电路包括第一电阻R1、第一二极管D1、第二二极管D2、第三电阻R3、第三运算放大器U3、第三二极管D3、第四二极管D4、第二电阻R2和第四电阻R4，所述第三运算放大器U3包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端lout、第二同相输入端2+、第二反相输入端2-和第二输出端2out， 其电源正极接入端Vcc、电源负极接入端GND分别连接电源电路的第一输出端(+9V电源输出)、第二输出端(-9V电源输出)；第一二极管Dl的正极连接第三运算放大器U3的第一反相输入端1-，其负极连接第三运算放大器U3的第一输出端lout ；第二二极管D2的正极连接第三运算放大器U3的第一输出端lout，其负极连接隔离缓冲电路的第二运算放大器U2 的第一同相输入端1+;所述第一电阻Rl的一端连接第一二极管Dl的正极，另一端连接第二二极管D2的负极；第三电阻R3的一端连接第一运算放大器Ul的第一输出端lout，其另一端连接第三运算放大器U3的第一反相输入端1-；第三运算放大器U3的第一同相输入端 1+接地，其第二同相输入端2+连接第四电阻R4的一端，第四电阻R4的另一端连接第一运算放大器Ul的第一输出端lout ；第三运算放大器U3的第二反相输入端2-连接第四二极管D4的正极，其第二输出端2out连接第四二极管D4的负极；第三二极管D3的正极连接第四二极管D4的负极，其负极连接隔离缓冲电路的第二运算放大器U2的第二同相输入端2+; 第二电阻R2的一端连接第四二极管D4的正极，其另一端连接第三二极管D3的负极。所述隔离缓冲电路包括第二运算放大器U2，第二运算放大器U2包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端lout、 第二同相输入端2+、第二反相输入端2-和第二输出端2out，所述电源正极接入端Vcc连接电源电路的第一输出端(+9V电源输出)，电源负极接入端GND接地；所述第一同相输入端 1+连接半波整流电路第二二极管D2的负极，第一反相输入端1-连接第一输出端lout，第一输出端lout连接采样保持电路、主控单片机中断控制电路，第二同相输入端2+连接半波整流电路第三二极管D3的负极；其第二反相输入端2-连接第二输出端2out，第二输出端 2out连接采样保持电路、主控单片机中断控制电路。[0060]主控单片机中断控制电路包括第一电容Cl、第六电阻R6、第七电阻R7、第八电阻 R8、高速比较器U4和第五电阻R5，所述高速比较器U4包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端lout、第二同相输入端2+、 第二反相输入端2-和第二输出端2out ；第七电阻R7的一端连接电源电路的第三输出端 (+5V电源输出)，其另一端连接高速比较器U4的第一同相输入端1+ ；高速比较器U4的第一反相输入端1-连接隔离缓冲电路第二运算放大器U2的第一输出端lout，高速比较器U4 的第一输出端lout分别连接主控单片机电路(主控单片机U48的接线端P3. 3)、第六电阻 R6的一端；第六电阻R6的另一端连接电源电路的第三输出端(+5V电源输出)，第一电容Cl 的正极连接电源电路的第三输出端(+5V电源输出)，第一电容Cl的负极接地；所述第八电阻R8的两端分别连接高速比较器U4的第一同相输入端1+、高速比较器U4的电源负极接入端GND ；高速比较器U4的电源负极接入端GND接地，其电源正极接入端Vcc连接电源电路的第三输出端(+5V电源输出)，由第七电阻R7和第八电阻R8分压产生的比较基准电压信号BJ(BJ = 500mV)分别经由高速比较器U4的第一同相输入端1+、第二同相输入端2+输入高速比较器U4中；高速比较器U4的第二反相输入端2-连接隔离缓冲电路第二运算放大器 U2的第二输出端2out，高速比较器U4的第二输出端2out连接主控单片机电路(主控单片机U48的接线端P3. 2)；第五电阻R5的一端连接高速比较器U4的电源正极接入端Vcc即电源电路的第三输出端(+5V电源输出)，其另一端连接高速比较器U4的第二输出端2out ； 高速比较器的第二同相输入端2+与第一同相输入端1+连接。信号调理及触发信号产生电路还包括第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五二极管D5、第六二极管D6、第七二极管D7和第八二极管D8，所述第五二极管D5的正极接地，其负极连接第二运算放大器U2 的第一同相输入端1+ ；所述第六二极管D6的正极接地，其负极连接第二运算放大器U2的第二同相输入端2+ ；第七二极管D7的负极接地，其正极连接第八二极管D8的正极，第八二极管D8的负极连接第一运算放大器Ul的第一同相输入端1+ ；所述第三电容C3的正极、第四电容C4的正极连接第二运算放大器U2的电源正极接入端Vcc即电源电路的第一输出端 (+9V电源输出)，第五电容C5的正极连接第三运算放大器U3的电源正极接入端Vcc即电源电路的第一输出端(+9V电源输出)，第八电容C8的正极连接第一运算放大器Ul的电源正极接入端Vcc即电源电路的第一输出端(+9V电源输出)，且第三电容C3的负极、第四电容C4的负极、第五电容C5的负极、第八电容C8的负极均接地；所述第二电容C2的负极连接第一运算放大器Ul的电源负极接入端GND即电源电路的第二输出端(-9V电源输出)，第六电容C6的负极、第七电容C7的负极均连接第三运算放大器U3的电源负极接入端GND即电源电路的第二输出端(-9V电源输出)，且第二电容C2的正极、第六电容C6的正极、第七电容C7的正极均接地。Jl为外部雷击电流信号SSl的输入插座，测量雷击电流波形时通常连接Rogowski 线圈(洛氏线圈)。第一运算放大器Ul、第二运算放大器U2、第三运算放大器U3均为MAX9651运算放大器，参数为峰值输出电流1.3A，输入输出满摆幅，工作于单电源20V或双电源士 10V，电压摆率40V/US，带宽35MHz，每通道静态电流5mA，散热良好，驱动2. 2欧姆，0. IuF (微法) 负载用时2. Ous，驱动10欧姆，IOOP (皮法)负载用时不超过IOns (纳秒)。[0064]高速比较器U4(型号LM393)的参数为工作于单电源2 36V或双电源士 18V， 输出可线与，5千欧姆负载时最大响应时间约1. !Bus，低功耗。如图3所示，所述采样保持电路包括第一组高速模拟开关、第二组高速模拟开关以及三十二个采样保持电容，第一组高速模拟开关、第二组高速模拟开关均分别包括四个高速模拟开关，其中，第一组高速模拟开关包括高速模拟开关U5、高速模拟开关TO、高速模拟开关U7、高速模拟开关U8，第二组高速模拟开关包括高速模拟开关U9、高速模拟开关 U10、高速模拟开关U11、高速模拟开关U12 ；且每个高速模拟开关均包括电源正极接入端 VCC,电源负极接入端GND、第一输入端C0M1、第二输入端COM2、第三输入端COM3、第四输入端COM4、第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4、第一输出端 N01、第二输出端N02、第三输出端N03、第四输出端N04;所述每个高速模拟开关均分别对应四个采样保持电容；如图3所示，采样保持电容C9的正极、采样保持电容ClO的正极、采样保持电容Cll的正极、采样保持电容C12的正极分别接到高速模拟开关TO的第一输出端 N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C9的负极、采样保持电容ClO的负极、采样保持电容Cll的负极、采样保持电容C12的负极均接地；采样保持电容C13的正极、采样保持电容C14的正极、采样保持电容C15的正极、采样保持电容C16 的正极分别接到高速模拟开关U6的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C13的负极、采样保持电容C14的负极、采样保持电容C15的负极、采样保持电容C16的负极均接地；采样保持电容C17的正极、采样保持电容C18的正极、 采样保持电容C19的正极、采样保持电容C20的正极分别接到高速模拟开关U7的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C17的负极、采样保持电容C18的负极、采样保持电容C19的负极、采样保持电容C20的负极均接地；采样保持电容C21的正极、采样保持电容C22的正极、采样保持电容C23的正极、采样保持电容 C24的正极分别接到高速模拟开关U8的第一输出端N01、第二输出端N02、第三输出端N03、 第四输出端N04，且采样保持电容C21的负极、采样保持电容C22的负极、采样保持电容C23 的负极、采样保持电容C24的负极均接地；采样保持电容C25的正极、采样保持电容C26的正极、采样保持电容C27的正极、采样保持电容C28的正极分别接到高速模拟开关U9的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C25的负极、采样保持电容以6的负极、采样保持电容C27的负极、采样保持电容以8的负极均接地； 采样保持电容C29的正极、采样保持电容C30的正极、采样保持电容C31的正极、采样保持电容C32的正极分别接到高速模拟开关UlO的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C29的负极、采样保持电容C30的负极、采样保持电容C31的负极、采样保持电容C32的负极均接地；采样保持电容C33的正极、采样保持电容C34的正极、采样保持电容C35的正极、采样保持电容C36的正极分别接到高速模拟开关 Ull的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容 C33的负极、采样保持电容C34的负极、采样保持电容C35的负极、采样保持电容C36的负极均接地；采样保持电容C37的正极、采样保持电容C38的正极、采样保持电容C39的正极、采样保持电容C40的正极分别接到高速模拟开关U12的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C37的负极、采样保持电容C38的负极、采样保持电容C39的负极、采样保持电容C40的负极均接地。[0066]所述高速模拟开关TO、高速模拟开关TO、高速模拟开关U7、高速模拟开关U8、高速模拟开关U9、高速模拟开关U10、高速模拟开关U11、高速模拟开关U12的电源正极接入端 VCC还分别连接有电源滤波电容C41、电源滤波电容C42、电源滤波电容C43、电源滤波电容 C44、电源滤波电容C45、电源滤波电容C46、电源滤波电容C47、电源滤波电容C48，电源滤波电容C41、电源滤波电容C42、电源滤波电容C43、电源滤波电容C44、电源滤波电容C45、电源滤波电容C46、电源滤波电容C47、电源滤波电容C48的另一端均分别接地。其中，电源滤波电容C41是高速模拟开关U5的电源滤波电容，电源滤波电容C42是高速模拟开关U6的电源滤波电容，电源滤波电容C43是高速模拟开关U7的电源滤波电容，电源滤波电容C44是高速模拟开关U8的电源滤波电容，电源滤波电容C45是高速模拟开关U9的电源滤波电容， 电源滤波电容C46是高速模拟开关UlO的电源滤波电容，电源滤波电容C47是高速模拟开关Ul 1的电源滤波电容，电源滤波电容C48是高速模拟开关U12的电源滤波电容，分别跨接在各自对应高速模拟开关的电源正极接入端VCC与电源负极接入端GND之间。各高速模拟开关的电源正极接入端VCC均连接电源电路的第三输出端(+5V电源输出)，各高速模拟开关的电源负极接入端GND均接地。各高速模拟开关的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端 N04均对应地连接到ADC单片机电路(ADC单片机的采样信号转换输入端A17)中；第一组高速模拟开关中，各高速模拟开关的第一输入端C0M1、第二输入端COM2、 第三输入端COM3、第四输入端COM4均连接第二运算放大器U2的第一输出端lout ；第二组高速模拟开关中，各高速模拟开关的第一输入端C0M1、第二输入端COM2、第三输入端COM3、 第四输入端COM4均连接第二运算放大器U2的第二输出端2out ；各高速模拟开关的第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端 IN4均分别连接时序分配电路的控制信号输出端。如图5所示，所述时序分配电路包括时序分配控制单片机U45、有源晶体振荡器 J11、时钟芯片U46、时钟芯片晶体振荡器Yl和电池BTl ；所述时序分配控制单片机U45包括控制信号输出端、振荡器接入端XTAL1、电源正极接入端VCC、电源负极接入端GND、接线端 RST/VPP、接线端(RXD) P3.0、接线端(T)(D) P3. 1、接线端 XTAL2、接线端(INTO) P3. 2、接线端(INTl) P3. 3、接线端(TO) P3. 4、接线端(Tl) P3. 5和接线端P3. 7/PWM0，其中，所述接线端 RST/VPP、接线端(RXD)P3.0、接线端(T)(D)P3. 1、接线端 XTAL2、接线端(Ι_Ρ3·2、接线端(ΙΝΤ1)Ρ3.3、接线端(TO)Ρ3. 4、接线端(T1)P3. 5、接线端P3. 7/PWM0在该电路中未使用；所述电源正极接入端VCC连接电源电路的第三输出端(+5V电源输出)，其电源负极接入端GND接地；所述时序分配控制单片机U45的控制信号输出端为十六个，分别为控制信号输出端PI. 0/ADC0、控制信号输出端PL 1/ADC1、控制信号输出端PL 2/ADC2、控制信号输出端PL 3/ADC3、控制信号输出端PL 4/ADC4、控制信号输出端PL 5/ADC5、控制信号输出端 PL 6/ADC6、控制信号输出端PL 7/ADC7、控制信号输出端Ρ2. 0、控制信号输出端Ρ2. 1、控制信号输出端Ρ2. 2、控制信号输出端Ρ2. 3、控制信号输出端Ρ2. 4、控制信号输出端Ρ2. 5、控制信号输出端Ρ2. 6以及控制信号输出端Ρ2. 7，各控制信号输出端分别对应地连接到每组高速模拟开关的各高速模拟开关的第五输入端ΙΝ1、第六输入端ΙΝ2、第七输入端ΙΝ3、第八输入端ΙΝ4 ；且各控制信号输出端还分别连接ADC单片机电路。其中，控制信号输出端Pl. 0/ ADCO连接到高速模拟开关TO的第五输入端INl、高速模拟开关U9的第五输入端mi上；控制信号输出端PI. 1/ADC1连接到高速模拟开关TO的第六输入端IN2、高速模拟开关U9的第六输入端IN2上；控制信号输出端PL 2/ADC2连接到高速模拟开关TO的第七输入端IN3、高速模拟开关U9的第七输入端IN3上；控制信号输出端PI. 3/ADC3连接到高速模拟开关U5 的第八输入端IN4、高速模拟开关U9的第八输入端IN4上；控制信号输出端P1.4/ADC4连接到高速模拟开关U6的第五输入端IN1、高速模拟开关UlO的第五输入端mi上；控制信号输出端PI. 5/ADC5连接到高速模拟开关U6的第六输入端IN2、高速模拟开关UlO的第六输入端IN2上；控制信号输出端PI. 6/ADC6连接到高速模拟开关U6的第七输入端IN3、高速模拟开关UlO的第七输入端IN3上；控制信号输出端PI. 7/ADC7连接到高速模拟开关U6 的第八输入端IN4、高速模拟开关UlO的第八输入端IN4上；控制信号输出端P2. 0连接到高速模拟开关U7的第五输入端INl、高速模拟开关Ull的第五输入端mi上；控制信号输出端P2. 1连接到高速模拟开关U7的第六输入端IN2、高速模拟开关Ull的第六输入端IN2 上；控制信号输出端P2. 2连接到高速模拟开关U7的第七输入端IN3、高速模拟开关Ull的第七输入端IN3上；控制信号输出端P2. 3连接到高速模拟开关U7的第八输入端IN4、高速模拟开关Ull的第八输入端IN4上；控制信号输出端P2. 4连接到高速模拟开关U8的第五输入端IN1、高速模拟开关U12的第五输入端mi上；控制信号输出端P2. 5连接到高速模拟开关U8的第六输入端IN2、高速模拟开关U12的第六输入端IN2上；控制信号输出端P2.6 连接到高速模拟开关U8的第七输入端IN3、高速模拟开关U12的第七输入端IN3上；控制信号输出端P2. 7连接到高速模拟开关U8的第八输入端IN4、高速模拟开关U12的第八输入端IN4上。有源晶体振荡器Jll包括电源正极输入端4、电源负极输入端2、振荡输出端3和悬空输入端ι ；有源晶体振荡器Jll的振荡输出端3连接所述时序分配控制单片机U45的振荡器接入端XTAL1，其电源正极输入端4连接电源电路的第三输出端(+5V电源输出)，其电源负极输入端2接地，其悬空输入端1悬空不用。所述时钟芯片U46包括第一输入端VCC2、第二输入端XI、第三输入端X2、第四输入端GND、第五输入端VCCl、外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO (输入或输出数据信号I/O)和片选输入端(输入片选信号CE)，所述第一输入端 VCC2连接电源电路的第三输出端(+5V电源输出)，所述第二输入端XI、第三输入端X2分别连接时钟芯片晶体振荡器Yl的两个输出端；所述第四输入端GND接地，所述第五输入端 VCCl连接电池BTl的正极，电池BTl的负极接地；所述外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO和片选输入端(输入片选信号CE)分别连接有电阻 R12、电阻R13、电阻R14，所述电阻R12、电阻R13、电阻R14的另一端均连接到电源电路的第三输出端(+5V电源输出)，起到电平上拉的作用；所述外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO和片选输入端(输入片选信号CE)还分别连接到主控单片机U48中。所述时序分配电路还包括电容C81、电容C82和电容C83，电容C81的正极、电容 C82的正极、电容C83的正极分别连接时序分配控制单片机U45的电源正极接入端VCC、时钟芯片U46的第一输入端VCC2、有源晶体振荡器Jll的电源正极输入端4，负极均接地，分别为三个器件进行电源滤波。如图5所示，显示器接口单元JlO为IXD显示器接口单元，包括输入端BL2、输入端BL1、输出端VEE、输入端NC、输入端V0(通过输入的负电源信号Voo调节显示器亮度)、 输入端VDD、输入端VSS、输入输出端DO 输入输出端D7、复位控制信号输入端(输入复位控制信号RST)、地址选择控制信号输入端(输入地址选择控制信号AO)、选通控制信号输入端CS (输入选通控制信号CSQ、读控制信号输入端(输入读控制信号RD)和写控制信号输入端(输入写控制信号WR)；显示器接口单元JlO的输入端BLl (IXD显示器的背光电源正极)和输入端VDD(LCD显示器的电源正极)均连接到电源电路的第三输出端(+5V电源输出)，输入端BL2 (LCD显示器的背光电源负极)和输入端VSS (LCD显示器的电源负极)均接地，输入端V0(LCD显示器的亮度调节端)连接可变电阻R9的可变端，输出端VEE(LCD显示器的负电源产生端)连接可变电阻R9的一个固定端点，可变电阻R9的另一个固定端点接地，显示器接口单元JlO的输入端NC悬空不用，显示器接口单元JlO的其余控制信号和输入输出端均连接主控单片机电路。电容C84的正极连接IXD显示器接口单元JlO的输入端 BLl，负极接地，进行电源滤波。 如图4所示，ADC单片机电路包括三十二个ADC单片机和若干个ADC单片机有源晶体振荡器；三十二个ADC单片机分别为图中的U13 U44 ；每个ADC单片机均包括有接线端 RST、串行接口输入端RP30、串行接口输出端TP31、接线端XT2、有源晶体振荡器输入端XT1、 时序分配信号输入端A33 (A33)、接线端A34、电源负极输入端GND、电源正极输入端VCC、采样信号转换输入端A17、接线端A16、采样转换结束时间标志信号输出端A15、接线端A12、 接线端All、主控单片机控制信号输入端AlO和接线端A37，其中，接线端RST、接线端XT2、 接线端A34、接线端A16、接线端A12、接线端All、接线端A37在该电路中均悬空不使用；所述ADC单片机的电源正极输入端VCC均连接电源电路的第三输出端(+5V电源输出)，其电源负极输入端GND均接地；各个ADC单片机的采样信号转换输入端A17均分别连接采样保持电路的各高速模拟开关的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端 N04 ；每个ADC单片机的时序分配信号输入端P33均分别对应地连接到时序分配电路的控制信号输出端PI. 0/ADC0、控制信号输出端PL 1/ADC1、控制信号输出端PL 2/ADC2、控制信号输出端PI. 3/ADC3、控制信号输出端PL 4/ADC4、控制信号输出端PL 5/ADC5、控制信号输出端PL 6/ADC6、控制信号输出端PL 7/ADC7、控制信号输出端P2. 0、控制信号输出端P2. 1、 控制信号输出端P2. 2、控制信号输出端P2. 3、控制信号输出端P2. 4、控制信号输出端P2. 5、 控制信号输出端P2. 6以及控制信号输出端P2. 7 ；各ADC单片机的采样转换结束时间标志信号输出端A15、主控单片机控制信号输入端A10、串行接口输入端RP30、串行接口输出端 TP31均分别通过采样转换结束时间标志信号Wi、主控单片机控制信号PD、串行口信号T)(D、 串行口信号RXD连接主控单片机电路；各ADC单片机的有源晶体振荡器输入端XTl均连接 ADC单片机有源晶体振荡器，分别为ADC单片机有源晶体振荡器J2、ADC单片机有源晶体振荡器J3、ADC单片机有源晶体振荡器J4、ADC单片机有源晶体振荡器J5、ADC单片机有源晶体振荡器J6、ADC单片机有源晶体振荡器J7、ADC单片机有源晶体振荡器J8、ADC单片机有源晶体振荡器J9 ；每个ADC单片机有源晶体振荡器均包括电源正极输入端4、电源负极输入端2、振荡输出端3和悬空输入端1，其电源正极输入端4均连接电源电路的第三输出端，其电源负极输入端2均接地，其振荡输出端3连接对应的ADC单片机的有源晶体振荡器输入端，其悬空输入端1均悬空不用；其中，ADC单片机有源晶体振荡器J2的振荡输出端3连接 ADC单片机U13 U16的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J3的振荡输出端3连接ADC单片机U17 U20的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J4的振荡输出端3连接ADC单片机U21 U24的有源晶体振荡器输入端XT1，ADC 单片机有源晶体振荡器J5的振荡输出端3连接ADC单片机U25 U28的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J6的振荡输出端3连接ADC单片机U29 U32的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J7的振荡输出端3连接ADC单片机U33 U36的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J8的振荡输出端 3连接ADC单片机U37 U40的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J9 的振荡输出端3连接ADC单片机U41 U44的有源晶体振荡器输入端XTl。ADC单片机电路还包括有三十二个电源滤波电容，分别为电源滤波电容C49 电源滤波电容C80，电源滤波电容C49 电源滤波电容C80的正极分别一一对应连接ADC单片机U13 U44的电源正极输入端VCC，电源滤波电容C49 电源滤波电容C80的负极分别一一对应连接ADC单片机U13 U44的电源负极输入端GND，为他们提供电源滤波。有源晶体振荡器J2 有源晶体振荡器J9均包括电源正极输入端、电源负极输入端、振荡输出端和悬空输入端；所述有源晶体振荡器J2 有源晶体振荡器J9的振荡输出端3均分别对应连接所述ADC单片机，其电源正极输入端4均连接电源电路的第三输出端 (+5V电源输出)，其电源负极输入端2均接地，其悬空输入端1均悬空不用。如图6所示，主控单片机电路包括主控单片机U48、25MHz主控单片机有源晶体振荡器J13、第一驱动器U47、第二驱动器U49、存储芯片U50、电容C85、电容C86、电容C87、电容C88、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、按键 KSffl、按键KSW2、按键KSW3、按键KSW4、按键KSW5、按键KSW6、按键KSW7和按键KSW8。主控单片机U48包括接线端P0. 0、接线端P0. 1、接线端P0. 2、接线端P0. 3、接线端P0. 4、接线端 P0. 5、接线端P0. 6、接线端P0. 7、接线端P2. 0、接线端P2. 1、接线端P2. 2、接线端P2. 3、接线端P2. 4、接线端P2. 5、接线端P2. 6、接线端P2. 7、接线端Pl. 0、接线端Pl. 1、接线端Pl. 2(悬空不用)、接线端Pl. 3 (悬空不用)、接线端Pl. 4、接线端Pl. 5、接线端Pl. 6、接线端Pl. 7、 接线端P3. 0 (用于接收串行口信号RXD1)、接线端P3. 1 (用于接收串行口信号T)(D1)、接线端P3. 2、接线端P3. 3、接线端P3. 4 (悬空不用)、接线端P3. 5 (悬空不用)、接线端P3. 6、接线端P3. 7、接线端P4. 0、接线端P4. 1、接线端P4. 2、接线端P4. 3、接线端P4. 4、接线端P4. 5、 接线端P4. 6、接线端P4. 7、振荡器接入端XTAL1、振荡器接入端XTAL2 (悬空不用)、电源正极接入端VCC和电源负极接入端GND。第一驱动器U47的接线端Ql 接线端Q8分别连接主控单片机U48的接线端P0. 0 接线端P0. 7 ；第一驱动器U47的接线端Dl 接线端D8 分别连接ADC单片机电路中U13 U20各ADC单片机的采样转换结束时间标志信号输出端 P15，第一驱动器U47的接线端OC连接主控单片机U48的接线端Pl. 4，第一驱动器U47的接线端G、第一驱动器U47的接线端VCC均连接电源电路的第三输出端(+5V电源输出)，第一驱动器U47的接线端GND接地；第二驱动器U49的接线端Ql 接线端Q8分别连接主控单片机U48的接线端P2. 0 接线端P2. 7，第二驱动器U49的接线端Dl 接线端D8分别连接 ADC单片机电路中U21 似8各ADC单片机的采样转换结束时间标志信号输出端P15，第二驱动器U49的接线端OC连接主控单片机U48的接线端Pl. 4，第二驱动器U49的接线端G、 第二驱动器U49的接线端VCC均连接电源电路的第三输出端(+5V电源输出)，第二驱动器 U49的接线端GND接地。[0079]存储芯片U50的第八接线端Vcc连接电源电路的第三输出端(+5V电源输出)，存储芯片TOO的第七接线端WP、第一接线端NC1、第二接线端Al、第三接线端NC2、第四接线端 GND均接地，存储芯片U50的第六接线端(接收串行接口信号SCL)连接电阻RlO的一端以及主控单片机U48的接线端P4.4，存储芯片U50的第五接线端(接收串行接口信号SDA)连接电阻Rll的一端以及主控单片机U48的接线端P4. 5，电阻R10、电阻Rll的另一端均连接电源电路的第三输出端(+5V电源输出)，起到电平上拉的作用。主控单片机有源晶体振荡器J13的电源负极输入端即接线端2接地，振荡输出端即接线端3连接主控单片机U48的振荡器接入端XTAL1，电源正极输入端即接线端4连接电源电路的第三输出端(+5V电源输出)，悬空输入端即接线端1悬空不用。电容C85、电容 C86、电容C87、电容C88的正极分别连接主控单片机U48的电源正极接入端VCC、第一驱动器U47的接线端VCC、第二驱动器U49的接线端VCC、存储芯片TOO的接线端Vcc，电容C85 的负极、电容C86的负极、电容C87的负极、电容C88的负极分别连接主控单片机U48的电源负极接入端GND、第一驱动器U47的接线端GND、第二驱动器U49的接线端GND、存储芯片 U50的接线端GND，为他们提供电源滤波；电阻R15、电阻R17、电阻R19、电阻R21依次串联， 电阻R21的另一端连接到按键KSW8的接线端4 (通过信号KOX连接)，电阻R15的另一端连接到电源电路的第三输出端(+5V电源输出)，电阻R16、电阻R18、电阻R20、电阻R22依次串联，电阻R22的另一端连接到按键KSW4的接线端4 (通过信号K4X连接)，电阻R16的另一端连接到电源电路的第三输出端(+5V电源输出)；电阻R15与电阻R17之间引出连接线并连接到按键KSW5的接线端4 (通过信号K3X连接)，电阻R17与电阻R19之间引出连接线并连接到按键KSW6的接线端4 (通过信号K2X连接)，电阻R19与电阻R21之间引出连接线并连接到按键KSW7的接线端4 (通过信号KlX连接)，电阻R16与电阻R18之间引出连接线并连接到按键KSWl的接线端4 (通过信号K7X连接)，电阻R18与电阻R20之间引出连接线并连接到按键KSW2的接线端4 (通过信号K6X连接)，电阻R20与电阻R22之间引出连接线并连接到按键KSW3的接线端4 (通过信号K5X连接)；所述按键KSWl 按键KSW8的接线端1均分别各自连接到自己的接线端4上，其接线端2均分别各自连接到自己的接线端 3上并接地。主控单片机U48的接线端PO. O 接线端PO. 7、接线端P3. 6、接线端P3. 7、接线端 P4. 1、接线端P4. 6、接线端P4. 7分别连接到IXD显示器接口单元JlO的输入输出端DO 输入输出端D7、写控制信号输入端(输入写控制信号WR)、读控制信号输入端(输入读控制信号RD)、选通控制信号输入端CS、地址选择控制信号输入端(输入地址选择控制信号AO)、 复位控制信号输入端(输入复位控制信号RST)。其中，IXD显示器接口单元JlO的输入输出端DO 输入输出端D7是主控单片机U48读写IXD显示器数据信息的数据总线，IXD显示器的数据信息包括显示数据，命令数据和LCD显示器的状态信息数据等；LCD显示器接口单元JlO的写控制信号WR是来自主控单片机U48的接线端P3. 6的写控制信号；LCD显示器接口单元JlO的读控制信号RD是来自主控单片机U48的接线端P3. 7的读控制信号；LCD 显示器接口单元JlO的选通控制信号输入端CS是来自主控单片机U48的接线端P4. 1的选通控制信号；IXD显示器接口单元JlO的地址选择控制信号AO是来自主控单片机U48的接线端P4. 6的地址选择控制信号；IXD显示器接口单元JlO的复位控制信号RST是来自主控单片机U48的接线端P4. 7的复位控制信号。[0082]如图7所示，本雷击专用数字存储示波器还包括电容C89、电容C90、电容C92、电容C96、电容C97、计算机通信串行口 MXl以及与外部计算机通信的RS232标准接头Pl。计算机通信串行口 MXl的接线端T2in连接到主控单片机U48的接线端P4. 3，计算机通信串行口 MXl的接线端T2out通过串口信号RXD3连接到标准接头Pl的第一接线端，计算机通信串行口 MXl的接线端R2out通过串口信号RXD2连接到主控单片机U48的接线端P4. 2，计算机通信串行口 MXl的接线端R2in通过串口信号T)(D3连接标准接头Pl的第二接线端；标准接头Pl的第三接线端接地，其余6个接线端均悬空不用；电容C90的一端连接到电源电路的第三输出端(+5V电源输出)和计算机通信串行口 MXl的接线端Vcc，其另一端连接到计算机通信串行口 MXl的接线端GND并接地；电容C89的正极连接到计算机通信串行口 MXl 的接线端Cl+，其负极连接到计算机通信串行口 MXl的接线端Cl-；电容C96的正极连接到计算机通信串行口 MXl的接线端C2+，其负极连接到计算机通信串行口 MXl的接线端C2-； 电容C92与电容C97串接；电容C92的正极连接到计算机通信串行口 MXl的接线端Vs+，电容C97的负极连接到计算机通信串行口 MXl的接线端Vs-。计算机通信串行口 MXl的其余 4个接线端Tlout、接线端Rlin、接线端Rlout和接线端Tlin均悬空不用。电源电路包括三端稳压器TO1、电容C91、电容C93、电容C94、电容C95、三端稳压器 U52、电容C99、电容C100、电容C101、电容C98、定位孔J14、定位孔J15、定位孔J17、定位孔 J18、外部电源输入插座J16、电