专利名称:磁记录设备中的信号读出电路的制作方法磁记录设备中常规的信号读出电路的一个例子公开在美国专利NO.4，081，756(授予维伯特·普拉斯等人)。图1为上述例子的电路结构。参照图2所表示的时间波形，该例的工作过程说明如下。如图1和图2所示，来自磁头的复现波形1加到选通门产生器8。根据门限电平9选通门产生器由复现信号1形成选通脉冲，得到与复现波形的峰的位置相应的峰脉冲。这些峰脉冲加到检测器4，检测器产生与VFO(可变频率振荡器)输出信号同步的读出数据，把读出数据送到上控制器。然而，上述这种信号读出电路存在一个问题。当复现波形1由于录音媒介有缺陷或噪声而失真时，如图2中虚线所示，会产生错误的选通脉冲。结果，读出数据就不正确。如果提高门限电平，使在有波形失真的信号部份不产生选通脉冲，那么在电平较低的不失真的信号部份就产生不了选通脉冲，于是读出数据也不正确。如上所述，用前面这种方法不能将幅度绝对值相等的信号和噪声鉴别出来。本发明的目的是提供一种能精确鉴别幅度绝对值相互相等的真实信号和噪声的信号读出电路，以获得正确的读出数据。为了达到上述目的，本发明的信号读出电路包括有一个电平选通门产生器和一个电平判决装置。电平选通门产生器对一个复现波形采用几个门限电平，如一个高门限电平和一个低门限电平，相应这些门限电平产生一组选通脉冲信号。电平判决装置根据这组选通脉冲信号判断一段信号是不是真正的信号。虽然原先的方法会引起错误的读出数据，但本发明由于采用多个门限电平和判决装置，却能从复现波形中得到正确的读出数据。通常，出现在图2虚线所示的一段波形失真的信号的前面和后面的信号具有正确的(或者说不失真的)波形。由图2上面的复现波形可见，根据信号电平的差别，可以把虚线所示的噪声与相邻的不失真信号区分开。然而以前的方法只是顺序检验各段信号，而没有利用相邻段信号的信息。因此就不可能把一段不失真信号与邻近幅度相同的噪声相区分，形成错误的读出操作。可是，按照本发明，对一个复现波形采用多个门限，根据一段信号和与其相距一比特的信号的极性，及由门限电平所确定的每段信号的幅度，检验复现波形的一段信号，这样增加了信息量，能完成正确的读出操作。参照图2，本发明可以更详细地说明如下。按照本发明，一段具有正或负的高幅度电平的信号，判定为真实信号(不失真信号)。一段具有正或负的低幅度电平的信号，仅当这段信号和与它相距1比特的另一段信号的极性相反时，才判定为真实信号。现在，我们根据上面这条规则来检查图2上方所示的波形。第一段信号(即最后面的那个峰)具有负的高幅度电平，因此认为是真实信号。第二段信号具有正的低幅度电平，第三段信号具有正的高幅度电平。因此第二段信号就认为不是真实信号，但第三段信号认为是真实信号。第四段信号具有负低幅度电平，而第五段信号具有正低幅度电平。因此第四段信号认为是真实信号。这样，从上面的波形中就能够提取正确的读出数据。图1为常用的信号读出电路的方框图。图2为说明常用的信号读出电路工作情况的时间波形图。图3为表示本发明的信号读出电路基本结构的方框图。图4至图6为电路图，表示按本发明的一个信号读出电路实施例的详细电路结构。图7为时间波形图，用来说明图4至图6的实施例的工作情况。
图8至图12为表示另一个按本发明设计的信号读出电路的实施例详细电路结构的电路图。
图13和图14为说明图8至图12的实施例工作情况的时间波形图。
图15和图16为表示又一个按本发明设计的信号读出电路实施例详细电路结构的电路图。
图17为说明图15和图16的这种实施例工作情况的时间波形图。
图18为图5和图15中SR触发器另一种接法的电路图。
图3表示本发明信号读出电路的基本结构。参见图3，来自磁记录设备信号复现电路的复现波形1加到电平选通门产生器2，电平选通门产生器用二个门限电平(即高门限电平6和低门限电平7)从复现波形1产生选通脉冲信号，这些选通脉冲信号加到电平判决电路3，以判断这段信号是不是真实信号。电平判决电路3的输出加到检测器4。以获得与VFO输出同步的读出数据5，上面所提到的信号读出电路的几种实施例将在下面详细说明。
实施例1在这个实施例中，电平选通门产生器2的电路如图4所示，电平判决电路3的电路如图5所示，检测器4的电路如图6所示。图7是表示这个实施例所产生的各种信号的时间波形图。现在，参照图4至图7来说明这个实施例的工作情况。
复现波形1被微分电路10微分后，送到限幅器11。因此得到一个零交叉信号，它包括脉冲信号限幅脉冲P(Limit PulseP)和限幅脉冲(Limit Pulse-N)。同时，对复现波形1用高门限电平6，低门限电平7和四个限幅器12至15处理以后产生四个选通脉冲信号高选通P，低选通P，高选通N和低选通N，所得的6个信号加到图5所示的电平判决电路。在电平判决电路中，首先从加到电平判决电路的这6个信号产生4个脉冲信号高脉冲P，高脉冲N，低脉冲P和低脉冲N。这4个脉冲信号都是用选通脉冲信号提取的零交叉脉冲信号。由此所获得的这4个脉冲信号加到图5所示的VFO电路16和VFO检测器17至20，得到与VFO信号(VFO电路的输出)同步的4个信号HPn，HNn，LPn和LNn。信号HPn，HNn，LPn和LNn表明了复现波形1的当前状态。显然，脉冲信号低脉冲P和低脉冲N可以代替脉冲信号高脉冲P和高脉冲N用作驱动VFO同步的驱动信号。另外，在电平判决电路中，触发器形成相应信号LPn和LNn的前一状态的信号LPn和LNn。然后，信号HPn，HNn，LPn，LNn，LPn和LNn加到图5所示的逻辑电路，得到信号Hn，Hn+Ln，Load R1和Load RO，这些信号用下列方程表达Hn＝HPn+HNnHn+Ln＝HPn+HNn+LPn+LNnLoad R1＝LPn (HPn+LPn)+LNn (HNn+LNn)Load R0＝LPn (HNn+LNn)+LNn (HPn+LPn)信号Nn表示一个信号的幅度电平超过正或负高门限电平的那些位。信号Hn+Ln表示幅度电平至少超过正或负的低门限电平的那些位，指出这些位可能是所希望的数据。信号Load R1表示信号脉冲具有逻辑值“0”的前一位。信号Load R0表示信号脉冲具有逻辑值“1”的前一位。
这些信号Hn，Hn+Ln，Load R1和Load R0与来自VFO电路16的时钟信号VFO时钟-P一起加到图6所示的检测器，这样，用下面的方式就可以得到正确的读出数据。指出数据可能是正确的信号Hn+Ln加到移位寄存器1，而读出数据是正确的信号Hn加到移位寄存器。这些输入信号根据时钟脉冲VFO时钟-P移位。输入到这二个移位寄存器的逻辑值在复现波形1仅超过正或负的低门限电平时可能是不同的，因为此时并不知道这个输入位是否正确。这位是否正确要到下一位输入以后才能作出判断。也就是说，信号Load R1或Load R0加到移位寄存器1或移位寄存器0，而这二个寄存器中的一个寄存器的内容送到另一个移位寄存器，以使输入内容等于这二个寄存器。因此，如果在输入信号移n位的期间，这二个移位寄存器中的一个的内容与那另一个移位寄存器的内容相同，就得到正确的读出数据5。参照图7，图6检测器的工作情况可以更详细地说明如下。在复现波形1含有由虚线所示的噪声的情况下，相应于该噪声的一个脉冲加到移位寄存器1，但不加到移位寄存器。在下一位，信号Load R1加到移位寄存器1，因此可知上面的那个脉冲不是正确的脉冲。相应地，输入到移位寄存器0的逻辑值送到移位寄存器1，以校正移位寄存器中相应与上面那个脉冲的那一位。此后，每个移位寄存器的内容均后移一位，这样新的数据加到这二个移位寄存器。因此，在第一位和以后的几位时，移位寄存器1和移位寄存器0具有相同的内容。并且，仅超过正或负的低门限电平的一段正确信号的极性和与它相邻的一段信号相反。这样，相应与上面那段信号的脉冲在下一位就被判断为正确的脉冲。因此，信号Load R0加到移位寄存器0，而输入到移位寄存器1的逻辑值送入移位寄存器0，以校正移位寄存器0的内容。此后，每个寄存器的内容后移一位。
如上所述，按照这个实施例，可以从图7上方所示的低质量的复现波形中得到正确的读出数据，但用原先的方法不可能得到正确的读出数据。
移位寄存器1和移位寄存器0的位数由所采用的编码方法确定。对于2至7的编码方法或1至7的编码方法，每个移位寄存器含有9位或少于9位。由检测器送出的读出数据是用与编码方法相应的方式译码的。
在这个实施例中，应用二个正门限电平和二个负门限电平，可以应用三个或更多个正门限电平和三个或更多个负门限电平，在这种情况下，要用三个或更多个移位寄存器来改善信号读出电路的性能。另外，门限电平可以由外界控制信号加以改变。
实施例Ⅱ这个实施例的基本结构如图3所示，在该实施例中，电平选通门产生器2的电路如图4所示，电平判决电路3的电路如图8所示，以及检测器4的电路如图9所示。图10至图12分别表示图8中的复位信号产生器22，置位信号产生器23和延时选通门产生器29的例子。图13和图14是本实施例中所产生的各种信号的时间波形图。
现在参照图4和图8至图12来说明本实施例的工作情况。
电平选通门产生器2的工作情况与在实施例1中所提到的相同，从电平选通门产生器送出脉冲信号限制脉冲P和限制脉冲N以及选通脉冲信号高选通门P，高选通门N，低选通门P和低选通门P。这得到的6个信号加到如图8所示的电平判决电路3。这个电平判决电路的工作情况如下。这6个信号都延迟时间τd。在这延迟时间里，从选通脉冲信号产生一个仅包含正确读出选通脉冲的读出选通脉冲信号。从读出选通脉冲信号，脉冲信号限制脉冲P和限制脉冲N以及其它信号产生一个读出脉冲信号，这个读出脉冲信号包含用正确读出选通脉冲提取的零交叉脉冲信号的脉冲。然后，检测器4从读出选通信号产生与VFO电路16输出同步的读出数据。
为了得到正确读出选通脉冲，包括所有可能是正确脉冲的置位信号由置位信号产生器23所形成，包含在置位信号中的所有脉冲借助于计数器24和译码器27顺序分配到延时选通门产生器28。然而，复位信号仅包括上面脉冲的不正确脉冲，由复位信号产生器22产生，借助于计数器24和另一个译码器26加到延时选通门产生器28，使复位信号相对置位信号后移一位。因此，加有不正确脉冲的延时选通门产生器的置位信号被复位。图14详细地表明了延时选通门产生器的工作情况。
如上所述，按这个实施例可以仅获得正确读出选通脉冲，产生正确读出脉冲，从正确读出脉冲获得正确的读出数据。
虽然图10，11和12所示分别为复位信号产生器22，置位信号产生器22和延时选通门产生器28的电路，这些信号产生器22、23和28也可以具有不同与图10至12所示的其它电路结构，只要这些电路可以完成图10至12的电路所做的工作。
此外，不仅每个计数器24，译码器26和27，以及延时选通门产生器的位数n，而且延迟时间τd都要根据所采用的编码方法确定。然而，当用Tmax和Tmin相应表示相邻位之间的最大时间间隔和相邻位之间的最小时间间隔，要求满足关系Tmax＜τd＜nxTmin。
类似于实施例Ⅱ中所描述的实施例，在这个实施例中也可以采用三个或更多的正门限电平和三个或更多的负门限电平，并且门限电平还可以由外界控制信号加以改变。
实施例Ⅲ这个实施例具有如图3所示的基本结构。在本实施例中，电平选通门产生器2的电路如图4所示，电平判决电路3的电路如图15所示，而检测器4的电路如图16所示。图17是用来说明图15的电平判决电路工作情况的时间波形图。
本实施例的工作情况说明如下。电平选通门产生器2的工作情况与在实施例1中所述相同。从电平选通门产生器2送出脉冲信号限制脉冲P和限制脉冲N以及选通脉冲信号高选通门P，高选通门N，低选通门P和低选通门N，这些信号送到图15所示的电平判决电路，形成原始数据，原始数据包括所有与选通脉冲相应的脉冲以及一个禁止脉冲信号。禁止脉冲信号指示出在禁止脉冲前的一个脉冲是错误的脉冲。
原始数据以下面这种方式形成。如实施例Ⅰ中所述，首先产生脉冲信号高脉冲P，高脉冲N，低脉冲P和低脉冲N。这些脉冲是以选通脉冲信号提取的零交叉脉冲信号。然后把脉冲信号高脉冲P和高脉冲N加到或电路，产生一个高脉冲信号高脉冲，把脉冲信号低脉冲P和低脉冲N加到另一个或电路，产生一个低脉冲信号“低脉冲”。信号“高脉冲”和“低脉冲”经过整形，使所包含的脉冲具有合适的脉冲宽度，然后加到一个或电路，得到原始数据。然而，当低脉冲信号的一个脉冲后面接着一个极性与低脉冲信号的脉冲相同的高脉冲信号的脉冲时就产生一个禁止脉冲。详细些说，由延迟低脉冲信号“低脉冲”而得到的延时低脉冲信号“延时低脉冲”，高脉冲信号“高脉冲”和D触发器用来产生禁止脉冲，如图15所示。
得到的原始数据和禁止信号加到如图16所示的检测器，用VFO电路16，VFO检测器17和D触发器使原始数据和禁止信号与VFO时钟同步。与VFO时钟同步的原始数据在由触发器组成的一个移位寄存器里移位。当禁止脉冲在原始数据在移位寄存器内移位的期间里加到移位寄存器，禁止脉冲前一位的逻辑值“1”被图16的电路删去。因此，移位寄存器传送原始数据，并且从原始数据中消除错误的脉冲。
如上所述，按照这个实施例，仅把一个错误脉冲从可以产生逻辑值“1”的脉冲里清除掉，这样就能得到正确的读出数据。
虽然实施例电平判决电路3和检测器4具有如图15和16的电路，电平判决电路3和检测器4可以采用不同于图15和16所示的其他电路，只要其它电路能产生原始数据，禁止信号和正确的读出数据。此外，图15中SR触发器的接法可以用图18所示的接法来代替。由上明显可见，对这种实施例的电路可以作各种改动和修正，而不会失去本发明的优点。不用说，在实施例Ⅰ和Ⅱ中所描述的电路也可以作各种改动和修正。
类似于在实施例Ⅰ和Ⅱ中所描述的实施例，本实施例中也可采用3个或更多的正门限电平和3个或更多的负门限电平。此外，用于本实施例的门限电平可以由控制信号改变。
类似于图6所示的移位寄存器1和移位寄存器0，图16所示的移位寄存器的级数要根据所用的编码方法来确定。
如前所已经说明的那样，根据本发明，可以从有波形失真、低信噪比的低质量复现波形中得到正确的读出数据，但用原先的方法是不可能得到这正确的读出数据的。详细些说，根据本发明，能够鉴别具有相同幅度电平的信号和噪声，从复现的波形中只提取真实的信号。因此，可以得到高可靠性和极好性能的磁记录设备。


介绍一种用于磁记录设备的信号读出电路，在这种电路中，对复现波形采用多个门限电平来产生一组与这些门限电平相对应的选通信号，根据这些选通信号判别每段复现波形是否正确。